DIPLOMADO EN INTER-UNIDADES EN SEMICONDUCOTES, PROCESOS DE MANUFACTURA Y SOSTENIBILIDAD

TRIMESTRE 26-O | CLAVE DEL CURSO: AEVE202600133

OBJETIVO

Capacitar a personas en el campo de la ingeniería en operaciones, diseño, caracterización, procesos de fabricación y principios de sostenibilidad en semiconductores para desempeñarse eficientemente en la industria de la electrónica y la tecnología de semiconductores.

DIRIGIDO A

GENERALIDADES

RESPONSABLES ACADÉMICOS:

• Dr. Eduardo Rodríguez Martínez

• Dr. Cesar Benavides Álvarez

• Dr. Miguel Bastarrachea Magani

• Dra. Karla Lorena Sánchez Sánchez

CUOTA*

• Si se elige cursar la fase final en el CNMN-IPN: $28,000.00 m.n. (incluye acceso al Cuarto Limpio).

• Si se elige cursar la fase final en la UTD: $23,000.00 m.n. + $1,200.00 USD (únicamente cubre el Diplomado y acceso al cuarto limpio; no incluye estancia, vuelos ni trámites de visa/pasaporte).

  Este costo corresponde únicamente al Diplomado (UAMUTD), NO incluye los costos de estancia, comidas, vuelos y trámites requeridos para asistir a la UTD. Estos costos deberán ser solventados por la persona interesada, además de contar con pasaporte y VISA para ingresar a los E.E.U.U. En caso de no reunirse el número mínimo requerido, las personas participantes deberán asistir al Centro de Nanociencias, Micro y Nanotecnología del Instituto Politécnico Nacional para concluir el programa del Diplomado, y pagar el monto de $5,000 (cinco mil pesos m.n) a la Universidad Autónoma Metropolitana para complementar la cuota de Diplomado.
  

TEMARIO

1. Temario del Diplomado Inter-Unidades en Semiconductores (del archivo Folleto_Academico_Diplomado.pdf)

• Módulo 1: Física de los Semiconductores

  • 1.1 Estructuras cristalinas y fundamentos

  • 1.2 Teoría de bandas y transporte

  • 1.3 Semiconductores

  • 1.4 Dispositivos semiconductores

• Módulo 2: Diseño de circuitos digitales y analógicos

  • 2.1 Introducción a los circuitos lógicos

  • 2.2 Tecnología de implementación de compuertas lógicas

  • 2.3 Flujo de diseño de máscaras para litografía

  • 2.4 Instalación y manejo de herramienta de diseño de capas

  • 2.5 Diseño e implementación de compuertas lógicas I

  • 2.6 Diseño e implementación de compuertas lógicas II

  • 2.7 Implementación de un espejo de corriente con carga activa

  • 2.8 Implementación de un amplificador operacional

• Módulo 3: Caracterización de circuitos integrados digitales

  • 3.1 Caracterización Física

  • 3.2 Medición de Corriente vs. Voltaje (I-V) de Uniones P-N

  • 3.3 Mediciones de Capacitancia vs. Voltaje (C-V) de estructuras Metal-Óxido-Semiconductor (MOS)

  • 3.4 Medición I-V de transistores de efecto campo MOSFET

  • 3.5 Fuentes de atrapamiento y recombinación

  • 3.6 Desafíos de las pruebas y mediciones

• Módulo 4: Sostenibilidad y gestión de la producción en la industria de la microelectrónica

  • 4.1 Residuos

  • 4.2 Residuos industriales

  • 4.3 Residuos en la fabricación de industria de la microelectrónica

  • 4.4 Planes de manejo de residuos

  • 4.5 Gestión de Procesos y Mejora Continua de la Producción

  • 4.6 Normativas y uso del cuarto limpio

• Módulo 5: Integración de procesos en la industria de semiconductores

  • Opción A (Universidad de Texas en Dallas):

    • 5.1 Industria de los semiconductores

    • 5.2 Básicos de la litografía

    • 5.3 Extremo delantero de la línea (FEOL)

    • 5.4 Integración de procesos

    • 5.5 Diseño de retículas

    • 5.6 Diseño de Placas de Circuito Impreso (PCB)

  • Opción B (Centro de Nanociencias, Micro y Nanotecnología del IPN):

    • 5.1 Materiales, obleas y procesos base

    • 5.2 Transferencia de patrones, definición de geometría

    • 5.3 El transistor

    • 5.4 Interconexión, integración y Chip Terminado

• Módulo 6: Procesos en el cuarto limpio, pruebas y confiabilidad

  • 6.1 Procesamiento en el Cuarto Limpio

  • 6.2 Pruebas y confiabilidad

  • 6.3 Análisis de Datos y Diseño de Experimentos

NOTAS IMPORTANTES

• Las inscripciones se cierran tres días antes del inicio del evento, o al cubrir el cupo máximo de participantes. (En los casos de idiomas se cierran en las fechas indicadas en la convocatoria).
• En caso de no reunir el mínimo de participantes, la Sección de Educación Continua se reserva el derecho de reprogramar o cancelar la actividad.
• El tiempo administrativo para la generación de reembolso por cursos cancelados por la Sección podría ser hasta de 30 días hábiles.
  Todos los reembolsos se generan mediante cheque, el cual, se entrega en las instalaciones de la Universidad.
• Los comprobantes de pago y datos del interesado(a) se deben enviar el mismo día en el que se realizó la operación bancaria (deposito o transferencia) al correo electrónico señalado. No se recibirán comprobantes de pago de meses anteriores. La Sección de Educación Continua no se hace responsable de pagos enviados fuera de tiempo o realizados por equivocación.